CPLD の変更点

• 追加された行はこの色です。
• 削除された行はこの色です。
• CPLD へ行く。
• CPLD の差分を削除

*概要 [#m5498db3]
-CPLDの使い方

*用意するもの [#ecb9b549]
-CPLDライタ
-CPLD（[[XC9536XL-10ns>http://akizukidenshi.com/catalog/g/gI-05564/]]）
--10nsは応答速度
-Windows 32bit

*開発フロー [#e4be12b6]
-CPLDを載せた回路基盤を作る
-Xlinxで、schematicとverilogから、svfファイルを出力する
-CPLDライタで、svfファイルをJTAGでCPLDに書き込む

*開発環境設定 [#nd3d0650]
-Windows 32bitにXlinxs SDKをインストールする
-d2xx driverをインストールする
-redist\x86\Microsoft.VC120.CRTをplaysvfのフォルダに移す

+[[Verilog]]で、モジュールを作る
--[[Verilog]]を書く
--Designタブのcheck syntaxを押す（するとエラーがあったら教えてくれる）
--create schematic symbolを押す（するとschmaticの部品欄で使えるようになる）
+schematicで、モジュールをつなげる
--new schematicでschematicを作る
--CPLDのPINを追加
---add pin->pinをダブルクリック->add（nameをLOCに、valを目的の番号に）->nameを適切に変更->OK
---busのLOCを指定するときは、String Listを指定して、"42,41,40,39,38,37"（実際にはダブルクオート不要）などと入れる。
--モジュールを変更したら
---check syntax->create schematic symbolでシンボルを再作成する
---schematicから別のタブに移って、タブをschematicに戻すと、変更要請が来るので、変更をアクティベートする
+Process/Impliment Top Moduleで、schematicをjedファイルにコンパイルする
--pin listでポートが正しく設定されているかを確認する
+Tools/iMPACTで、jedファイルをsvfファイルにコンパイルする
--new project (prepare boundary fileにチェック) -> 出力するsvfファイルの名前を指定する -> 入力するjedファイルを指定する -> チップの形をしたところを右クリック→Program（書き込み時間を短縮したい場合はVerifyのチェックを外す）
--Output/stop writing svfでsvfファイルの書き込みをcloseする
+playsvfを起動して、svfを書き込む
--''書き込み終わったら必ずCPLDの電源を一回落とす。''そうしないと、書き込みモードから戻ってこず、正常動作しない。

*veritak [#scfeea69]
-verilogの代表的なシミュレータ